Advanced Packaging bezeichnet Fertigungsverfahren, bei denen mehrere Chipbausteine in einem Gehäuse eng miteinander verbunden werden, statt einen einzigen großen Chip zu produzieren. Der Hintergrund ist wirtschaftlich und physikalisch: Sehr große Chips haben eine hohe Ausschussrate, und die kleinstmögliche Strukturbreite lässt sich nicht beliebig weiter verkleinern, weshalb Leistungssteigerungen zunehmend aus der Anordnung statt aus der Verkleinerung kommen.
Verfahren wie CoWoS setzen dafür Rechenchips und Speicherstapel gemeinsam auf einen Zwischenträger, der die Verbindungen sehr fein und sehr kurz führt; andere Ansätze stapeln Bausteine übereinander. Für KI-Beschleuniger ist das keine Randtechnik, sondern die Voraussetzung dafür, den Speicher unmittelbar neben den Rechenkern zu bringen.
Wirtschaftlich relevant wurde das Verfahren, weil die verfügbare Packaging-Kapazität weniger Anbieter zeitweise die Stückzahl lieferbarer KI-Beschleuniger begrenzte, unabhängig davon, wie viele Chips gefertigt werden konnten. Verwandt ist der Begriff Chiplet, der die einzelnen Teilbausteine bezeichnet, aus denen ein solcher Verbund zusammengesetzt wird.